

Дата проведения занятия 9 ноября 2020 г.

Номер пары: 54.

Группа: 21А

Тема занятия: Комбинационные устройства.

Срок выполнения 14.11.2020

По запросу преподавателя, фото конспекта скинуть в «В контакте» Орлову А.А. (id421045327) личным сообщением.

Проверка освоения теоретического материала будет произведена выполнением проверочной работы после изучения темы.

Задание.

Используя предложенные справочные материалы (текст после вопросов) и другие источники информации (учебники, интернет), составить конспект по теме занятия элементы.

В конспекте обязательно должны быть выполнены задания и ответы на вопросы:

1. Поясните, какие устройства называются комбинационными?
2. Поясните, что такое шифратор. Выполните его условное обозначение и поясните принцип действия.
3. Поясните, что такое дешифратор. Выполните его условное обозначение и поясните принцип действия.
4. Поясните, что такое мультиплексор. Выполните его условное обозначение и поясните принцип действия.
5. Поясните, что такое демультиплексор. Выполните его условное обозначение и поясните принцип действия.
6. Поясните, что такое сумматор, по какому признаку их различают. Выполните схемы сумматоров, их условные обозначение и таблицы истинности.

Проверьте себя, выполнив приведенные ниже задания (в конспект писать не нужно). Выберите для вопроса (задания, фразы) правильный ответ на задание (поставленный вопрос) или правильное окончание начатой фразы.

1. Цифровые устройства строятся на основе...
 - электронных ключей
 - электронных усилителей
 - электронных генераторов
 - нет правильного ответа
2. Сигнал в цифровых устройствах может принимать только...
 - одно значение
 - два значения
 - три значения
 - нет правильного ответа
3. Логическую операцию дизъюнкция выполняет логический элемент...
 - И
 - ИЛИ
 - НЕ
 - нет правильного ответа
4. Активным уровнем сигнала для асинхронного триггера, построенного на логических элементах ИЛИ-НЕ, является...
 - логический ноль
 - логическая единица
 - напряжение источника питания

- нет правильного ответа
5. Какой триггер имеет два управляющих входа, при поочередной подаче сигнала на которые триггер устанавливается в состояние логической единицы или сбрасывается в состояние логического нуля?
- D-триггер
T-триггер
JK-триггер
RS-триггер
6. Шестиразрядный последовательный регистр состоит из ...
- 6-и триггеров
8-ми триггеров
12-ти триггеров
нет правильного ответа
7. Счетчик, состоящий из трех триггеров, может посчитать...
- 4-е импульса
6-ть импульсов
8-мь импульсов
нет правильного ответа
8. Дешифратор применяется для преобразования...
- сигнала на одном из входов в двоичный код на выходах
двоичного кода на входах в сигнал на одном из выходов
нет правильного ответа
9. На адресные входы мультиплексора подан код 01, значит к выходу будет подключен...
- 1-ый информационный вход
2-ой информационный вход
3-ий информационный вход
нет правильного ответа
10. Сумматор на два входа предназначен для сложения...
- младших разрядов чисел
средних разрядов чисел
старших разрядов чисел
нет правильного ответа

Общие сведения

Комбинационные логические устройства — это устройства, у которых значения выходных сигналов зависят только от комбинации входных сигналов в данный момент времени.

Шифраторы, дешифраторы

Шифратор (кодер) преобразует сигнал на одном из входов в n -разрядное двоичное число. Функциональная схема шифратора, преобразующего десятичные цифры в 4-разрядное двоичное число, приведена на рисунке 1, а его условное обозначение — на рисунке 2. При появлении сигнала логической единицы на одном из десяти входов на четырех выходах шифратора будет присутствовать соответствующее двоичное число. Пусть сигнал логической единицы подан на вход 7. Тогда на выходах логических элементов DD1.1, DD1.2, DD1.3 будут сигналы логических единиц, а на выходе элемента DD1.4 — сигнал логического нуля. Таким образом, на выходах 8, 4, 2, 1 шифратора мы получим двоичное число 0111.




Рис.1. Функциональная схема шифратора




Рис. 2. Условное обозначение шифратора

Некоторые из шифраторов снабжаются входом стробирования. Наличие входа стробирования позволяет выделять сигнал в определенный момент времени.

Дешифратор (декодер) преобразует код, поступающий на его входы, в сигнал только на одном из его выходов. Дешифратор n -разрядного двоичного числа имеет 2^n выходов. Функциональная схема дешифратора на 16 выходов приведена на рисунке 3, условное обозначение дешифратора приведено на рисунке 4. По такой функциональной схеме построена микросхема К155ИДЗ. Условное обозначение этой микросхемы на принципиальных схемах приведено на рисунке 5.

Для преобразования сигнала необходимо на входы V1 и V2 микросхемы подать сигналы логических нулей.

Пусть на входе дешифратора присутствует двоичное число 1111. В этом случае на всех пяти входах элемента DD1.15 будут сигналы логических единиц, а на выходе этого элемента будет логический нуль. На выходах всех остальных 15 элементов будут сигналы логических единиц. Если хотя бы на одном из входов логическая единица, то единицы будут на всех 16 выходах.




Рис. 3 Функциональная схема дешифратора




Рис. 4 Условное обозначение дешифратора




Рис. 5 Условное обозначение микросхемы К155ИДЗ

В цифровой технике широко применяются мультиплексоры и демультиплексоры. **Мультиплексор** это устройство, обеспечивающее соединение одного из информационных

входов с выходом. Номер информационного входа, который соединяется с выходом, задается в двоичном коде на адресных входах. Если мультиплексор имеет n адресных входов, то в нем может быть 2^n информационных входов.

Функциональная схема мультиплексора, имеющего четыре входа, приведена на рисунке 6, а его условное обозначение на принципиальных схемах – на рисунке 7. Мультиплексоры могут снабжаться дополнительным входом – входом разрешения передачи информации с входов на выход.




Рис. 6. Функциональная схема мультиплексора




Рис. 7. Условное обозначение мультиплексора на принципиальных схемах

Демультимплексор это устройство, обеспечивающее соединение одного из информационных выходов с одним входом. Номер информационного выхода, который соединяется с входом, задается в двоичном коде на адресных входах. Если демультимплексор имеет n адресных входов, то в нем может быть 2^n информационных выходов.

Функциональная схема демультимплексора, имеющего четыре выхода, приведена на рисунке 8, а его условное обозначение на принципиальных схемах – на рисунке 9.





Рис. 9. Условное обозначение демультимплексора на принципиальных схемах

Рис. 8. Функциональная схема демультимплексора

Одноразрядные сумматоры

В цифровой вычислительной технике используются одноразрядные суммирующие

схемы с двумя и тремя входами, причём первые называются полусумматорами (неполными сумматорами), а вторые — полными одноразрядными сумматорами. Полусумматоры могут использоваться только для суммирования младших разрядов чисел. Полные одноразрядные сумматоры имеют дополнительный третий вход, на который подаётся перенос из предыдущего разряда при суммировании многоразрядных чисел.

На рисунке 1, а) приведена таблица истинности полусумматора. Функциональная схема, составленная на элементах основного базиса в соответствии с этой структурной формулой, приведена на рисунке 1, б).




Рисунок 1. Одноразрядный полусумматор:
а) таблица истинности;
б) функциональная схема;
в) условное обозначение

Схему полного одноразрядного сумматора можно получить на основе двух схем полусумматоров и схемы «ИЛИ», как показано на рисунке 2, а).




Рисунок 2. Одноразрядный полный сумматор:
а) таблица истинности сумматора;
б) функциональная схема на двух полусумматорах;
в) условное обозначение сумматора.